目前国内市面上有多种老化测试系统实现方法，除了恒温老化房系统生产厂商制造的通用型产品外，半导体厂商也在内部开发了一些供他们自己使用的此类系统。大多数系统都采用电脑作主机，用于数据采集和电路基本控制。

为了能对老化板上的每一器件作独立测试，必须要在老化系统控制下将每个器件与其他器件进行电性隔离。存储器件非常适合于这种场合，因为它们被设计成按簇方式使用并带有多路选通信号，而逻辑器件则可能无法使用选通信号，这使得在老化系统中设计通用逻辑测试会更难一些。因此针对不同器件类型存在不同的逻辑老化系统是很正常的。

老化测试系统可归为两大类：逻辑器件和存储器。逻辑器件测试系统又可分为两类：并行和串行；同样，存储器测试系统也可分为两类：非易失性和易失性。

 1，存储器老化

   存储器老化和测试的线路实现起来相对简单一些，所有器件通过统一方式写入，然后单独选中每个器件，将其存入的数据读出并与原来的值对照。由于具有控制和数据采集软件以及故障数据评估报告算法，所以存储器老化测试对生产商非常有用。

   大多数存储器件支持多个选通引脚，因而老化测试系统采用簇方式读回数据。某些系统具有很宽的数据总线，每一簇可同时读取多个器件，再由电脑主机或类似的机器对器件进行划分。增加老化板上的并行信号数量可提高速度，减少同一条并行信号线所连器件数，并且降低板子和器件的负载特性。

   易失性存储器(DRAM和SRAM)
易失性存储器测试起来是最简单的，因为它无需特殊算法或时序就可进行多次擦写。一般是所有器件先同时写入，然后轮流选中每个器件，读回数据并进行比较。

   由于在老化时可重复进行慢速的刷新测试，因此DRAM老化测试能够为后测工艺节省大量时间。刷新测试要求先将数据写入存储器，再等待一段时间使有缺陷的存储单元放电，然后从存储器中读回数据，找出有缺陷的存储单元。将这部分测试放入老化意味着老化后的测试工艺不必再进行这种很费时的检测，从而节省了时间。

2，逻辑器件老化测试

   逻辑器件老化测试是两类系统中难度最大的，这是因为逻辑产品具有多功能特性，而且器件上可能还没有选通信号引脚。为使一种老化测试系统适应所有类型的逻辑器件，必须要有大量的输入输出引线，这样系统才能生成多引脚器件通常所需的多种不同信号。老化系统还要有一个驱动板，作为每个信号通路的引脚驱动器，它一般采用较大的驱动电流以克服老化板的负载特性。

   输出信号要确保能够对需作老化的任何器件类型进行处理。如果老化板加载有问题，可以将其分隔成两个或更多的信号区，但是这需要将驱动板上的信号线数量增加一倍。大多数并行输出信号利用专用逻辑、预编程EPROM、或可重编程及可下载SRAM产生，用SRAM的好处是可利用计算机重复编程而使老化系统适用于多种产品。

   逻辑器件老化测试主要有两种实现方法：并行和串行，这指的是系统的输入或监测方式。一般来说所有逻辑器件测试系统都用并行方式把大量信号传给器件，但用这种方式进行监测却不能将老化板上的每一个器件分离出来。

3，串行测试法
   串行测试比并行测试操作容易一些，但是速度要慢很多。除了每个器件的串行信号返回线，老化板上的每个器件通常都并联在一起。该方法用于有一定处理功能并可通过一条信号返回线反映各种状态的器件。测试时传送的数据必须进行解码，因此老化板上应有数据处理系统。

4，非易失性存储器(EPROM和EEPROM)
非易失性存储器测试起来比较困难，这是因为在写入之前必须先将里面的内容擦除，这样使得系统算法更困难一些，通常还必须使用特殊电压来进行擦除。不过其测试方法基本上是相同的：把数据写入存储器再用更复杂的算法将其读回。

   边界扫描(JTAG): 逻辑器件老化的最新趋势是采用IEEE 1149.1规定的方法。该方法也称为JTAG或边界扫描测试，它采用五线制(TCK、TDO、TDI、TMS及TRST)电子协议，可以和并行测试法相媲美。

  采用这种方法时，JTAG测试端口和整个系统必须要设计到器件的内部。器件上用于JTAG测试的电路属于专用测试口，用来对器件进行测试，即使器件装在用户终端系统上并已开始工作以后，该测试口还可以使用。一般而言，JTAG端口采用很长的串联寄存器链，可以访问到所有的内部节点。每个寄存器映射器件的某一功能或特性，于是，访问器件的某种状态只需将该寄存器的状态数据串行移位至输出端即可。

  采用同样技术可完成对器件的编程，只不过数据是通过JTAG端口串行移位到器件内部。IEEE 1149.1的说明里详细阐述了JTAG端口的操作。

  RS-232C或同等协议 一种串行监测方法是在老化板上采用全双工RS-232C通信协议，所有器件的其他支持信号(如时钟和复位)都并联在一起(图3)。RS-232C发送端(TxD)通常也连到所有器件上，但同时也支持老化板区域分隔以进行多路复用传输。

每个器件都将信号返回到驱动板上的一个RS-232C接收端(RxD)，该端口在驱动板上可以多路复用。驱动电路向所有器件传送信号，然后对器件的RxD线路进行监控，每个器件都会被选到，系统则将得到的数据与预留值进行比较。这种测试系统通常要在驱动板上使用微处理器，以便能进行RS-232C通信及作为故障数据缓冲。

  并行测试法
并行测试是在老化过程中进行器件测试最快的方法，这是因为有多条信号线连在器件的输入输出端，使数据传输量达到最大，I/O线的输入端由系统测试部分控制。并行测试有三种基本方式：各器件单选、单引脚信号返回和多引脚信号返回。

  多引脚信号返回 该方法和单引脚信号返回类似，但是从每个器件返回的信号更多。由于每个器件有更多信号返回线，所以这种方法要用到多个返回监测线路。而又因为必须要有大量返回线路为该方法专用，因此会使系统总体成本急剧增加。没有内部自检而且又非常复杂的器件可能就需要用这种方法。

  单引脚信号返回 这个方法里所有器件都并联在一起，但每个器件有一个信号返回引脚除外，所有器件同时进入工作状态，由系统选择所监测的器件并读取相应的信号返回线。该方法类似于串行测试法，但信号引脚一般检测的是逻辑电平，或者是可以和预留值比较的脉冲模式。检测到的信号通常表示器件内部自检状态，它存在器件内以供测试之用，如果器件没有自检而只是单纯由系统监测它的一个引脚，那么测试可信度将会大大降低。

  各器件单选 如果老化板上的器件可以和其他器件分离开，系统就可通过选择方法分别连到每一个器件上，如使用片选引脚，所有器件都并联起来，一次只选中一个器件生成返回信号(图2)。系统提供专门的器件选择信号，在测试过程中一次选中一个，老化时所有器件也可同时被选并接收同样的数据。

   用这种方法每个器件会轮流被选到，器件和老化系统之间的大量数据通过并行总线传输。该方法的局限是选中的器件必须克服老化板及其他非选中器件的容性和感性负载影响，这可能会使器件在总线上的数据传输速度下降。